PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-035154

(43) Date of publication of application: 09.02.2001

(51)Int.CI.

G11C 11/407

(21)Application number: 2000-

(71) Applicant: HYUNDAI ELECTRONICS

193821

IND CO LTD

(22) Date of filing:

28.06.2000 (72)Inventor: KIN KANGEN

TEI TOSHOKU

(30)Priority

Priority number : 99 9924823

Priority date: 28.06.1999

Priority country: KR

(54) DATA OUTPUTTING DEVICE IN MEMORY ELEMENT HAVING PIPE LATCH CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent error data, that are caused by data distortion and a narrow bandwidth, from being latched by a pipe latch circuit of an SDRAM by providing a means, which increases operational margin of pipe latch control signals to guarantee complete data transmission from a global input output line to the pipe latch circuit, for a pipe latch input control means.

SOLUTION: A path gate signal generating section 530 generates path gate signals pcdinc from global input output line signals gio<0:3>/gio<0:3> and pipe latch enable signals poden. A pipe latch selection signal generating section 550 generates pipe latch control signals pcd<0:3> which select a pipe latch circuit in response tot the signals poding.

A pipe latch disable control section 580 generates pipe latch disable signals pcdctrl

which are produced by delaying the signals pedine to control pipe latch control signals pcd<2:3>.

LEGAL STATUS


[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]



[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

G 1 1 C 11/407

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-35154 (P2001-35154A)

(43)公開日 平成13年2月9日(2001.2.9)

(51) Int.Cl.⁷

識別記号

FΙ

テーマコート*(参考)

G11C 11/34

362S

審査請求 未請求 請求項の数5 〇L (全8頁)

(21)出願番号

特願2000-193821(P2000-193821)

(22)出顧日

平成12年6月28日(2000.6.28)

(31)優先権主張番号 1999-24823

(32)優先日

平成11年6月28日(1999.6.28)

(33)優先権主張国

韓国(KR)

(71)出願人 591024111

現代電子産業株式会社

大韓民国京畿道利川市夫鉢邑牙美里山136

(72) 発明者 金 官 彦

大韓民国京畿道利川市夫鉢邑牙美里山136

(72) 発明者 鄭 東 植

,大韓民国京畿道利川市夫鉢邑牙美里山136

<u>-</u> 1

(74)代理人 100065215


弁理士 三枝 英二 (外8名)

〔54〕【発明の名称】 パイプラッチ回路を有するメモリ素子におけるデータ出力装置

(57)【要約】

【課題】 本発明は、高速で安定した読み出し動作を実 行する向上したメモリ素子、及びデータ歪み及び狭い帯 域幅によるエラーデータがSDRAMのパイプラッチ回路に ラッチされることを防止可能なメモリ素子を提供する。

【解決手段】 本発明は、グローバル入出力ラインを介 して伝達されたメモリセルからのデータを貯蔵する多数 のパイプラッチ回路、パイプラッチ制御信号に応答して 上記グローバル入出力ラインに上記パイプラッチ回路を 選択的に連結するためのパイプラッチ入力制御器、及び 上記パイプラッチ回路及び出力駆動器間のデータ経路を 制御するためのパイプカウント信号発生器を有するメモ リ素子において、上記パイプラッチ入力制御器は、上記 グローバル入出力ラインから上記パイプラッチ回路まで 完全なデータ伝達を保障するために上記パイプラッチ制 御信号の動作マージンを増加させる手段を含む。



【特許請求の範囲】

【請求項1】 グローバル入出力ラインを介して伝達されたメモリセルからのデータを貯蔵する多数のパイプラッチ回路、パイプ制御信号に応答して上記パイプラッチ回路を上記グローバル入出力ラインに選択的に連結するためのパイプ入力制御手段、及び上記パイプラッチ回路と出力駆動器間のデータ経路を制御するためのパイプカウント信号発生器を有するメモリ素子であって、

上記パイプラッチ入力制御手段は、

第1制御信号及びグローバル入出力ライン信号を受信してパスゲート制御信号を発生する第1制御信号と、 上記第1制御信号及び上記パスゲート制御信号を受信し

て多数の第1制御信号を発生する第2制御信号発生部 と、

上記パスゲート制御信号を受信して上記パスゲート制御信号及び上記パスゲート制御信号の遅延信号を組合せて第3制御信号を発生する第3制御信号発生部と、

上記第1制御信号、多数の第2制御信号及び上記第3制御信号を受信して上記パイプラッチ制御信号を発生する第4制御信号発生部とを含んでなるメモリ素子。

【請求項2】 上記第3制御信号発生器は、

上記パスゲート制御信号を反転させる反転手段と、

上記反転されたパスゲート制御信号を遅延させる遅延手 段と、

上記反転されたパスゲート制御信号及び上記遅延された パスゲート制御信号を否定論理積演算するロジック回路 とからなる請求項1に記載のメモリ素子。

【請求項3】 上記遅延手段は、

上記反転されたパスゲート制御信号を遅延させる偶数の インバータと、

上記インバータに連結されたキャパシタ用の多数のMO Sトランジスタとからなる請求項2に記載のメモリ素 子。

【請求項4】 グローバル入出力ラインを介して伝達されたメモリセルからのデータを貯蔵する多数のパイプラッチ回路、パイプラッチ制御信号に応答して上記グローバル入出力ラインに上記パイプラッチ回路を選択的に連結するためのパイプラッチ入力制御器、及び上記パイプラッチ回路及び出力駆動器間のデータ経路を制御するためのパイプカウント信号発生器を有するメモリ素子であって、

上記パイプラッチ入力制御器は、

上記グローバル入出力ラインから上記パイプラッチ回路 まで完全なデータ伝達を保障するために上記パイプラッチ制御信号の動作マージンを増加させる手段を含んでな るメモリ素子。

【請求項5】 上記手段は、グローバル入出力ライン信号を使用して発生された制御信号及び上記パイプカウントイネーブル信号を遅延させる遅延器を含んでなる請求項4に記載のメモリ素子。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、DDR (Double Data Rate) SDRAM (Synchronous DRAM) に関し、特にDDR S DRAMにおける読み出し動作の間パイプラッチ入力信号を制御するための装置及び方法に関するものである。

[0002]

【従来の技術】周知のとおり、外部のシステムクロック信号に同期して動作するSDRAMは、動作速度を増加させるために広く用いられてきた。SDRAMは、クロックの上昇エッジに同期する反面、DDR DRAMは、外部のシステムクロック信号の上昇及び下降(falling)エッジに同期する。したがって、DDR SRAMは、クロック信号の周波数を増加させなくても、2倍程度に動作速度を増加させることができるので、次世代DRAMとして大きく脚光を浴びている。さらに、メモリセルから連続的に読み出したデータを処理するために、多数のパイプラインラッチ回路がSDRAMに用いられてきた。

【0003】図1は、セルデータを臨時に貯蔵するする ための多数のパイプラッチ回路が並列に配置されたウェ ーブパイプライン(Wave Pipeline)構造のデータ出力 パスを示すブロック図である。

【0004】図1において、4個のパイプラッチ回路30~33は、グローバル入出力ラインgio<;0>;、/gio<;0>;に並列に接続される。データ出力部130は、パイプラッチ制御信号 pcd及びパイプカウント信号pcntに応答してグローバル入出力ラインgio<;0>;、/gio<;0>;、パイプラッチ回路30~33、及び出力駆動器131を介して伝達されたデータを出力する。パイプラッチ制御信号発生部150は、パイプラッチ回路30~33をグローバル入出力ラインgio<;0>;に選択的に連結するパイプラッチ制御信号pcdを発生する。グローバル入出力部110~113は、セルアレイブロックから読み出したセルデータを伝達するためにセルアレイブロック及びデータ出力部130間に設けられる。パイプカウント信号pcntを発生するパイプカウント信号発生部170は、パイプラッチ回路30~33を出力駆動部131に選択的に連結する。

【0005】データ出力部130は、パイプラッチ制御信号pcdに応答してグローバル入出力ラインgio<;0>;、/gio<;0>;をパイプラッチ回路30~33に選択的に連結するための第1スイッチ手段20~23、及びパイプカウント信号pentに応答してパイプラッチ回路30~33を出力駆動部131に選択的に連結するための第2スイッチ手段40~43を含む。

【0006】グローバル入出力部110~113は、増幅されたデータをグローバル入出力ラインgio<;0>;、/gio<;0>;に伝達するための多数の入出力感知増幅器(IOSA)、及びグローバル入出力ラインgio<;0>;、/gio<;0>;を電源電圧VCCにプリチャージするためのプリチャージ部からなる。図1では、グローバル入出力部110のみがデータ出力部130

に連結されているが、各グローバル入出力部111~113 も、データ出力部130に連結されるべきである点に留意 すべきである。

【0007】図2は、図1のパイプラッチ制御信号発生部 150のブロック図である。パイプラッチ制御信号発生部1 50は、グローバル入出力ライン信号gio<;0:3>;、/gio<;0:3 >;を組合せてパスゲート信号pcdincを発生させるパスゲート ート制御信号発生部330、及びパスゲート信号pcdincと パイプラッチイネーブル信号pcdenに応答してパイプラ ッチ回路30~33のいずれか1つを選択するためにパイプ ラッチ制御信号pcd<;0>;、pcd<;1>;、pcd<;2>;、pcd<;3>;を発生【0012】同様の方式で、入出力感知増幅器のいずれ させるパイプラッチ選択信号発生部350を含む。

【0008】パイプラッチ選択信号発生部350は、第1回 路部360及び第2回路部370からなる。第1回路部360は、 パスゲート信号pcdincにより制御される第1パストラン ジスタP10、P11、P12、P13、及びパスゲート信号pcdinc の反転された信号により制御される第2パストランジス タP20、P21、P22、P23を含む。ノードN30~N33におい て、第1回路部360の出力信号は、パイプラッチイネーブ ル信号pcdenと第2パストランジスタP20、P21、P22、P23 からの出力信号を組合せるバッファ回路及びラッチによ り発生される。第2回路部370は、第1回路部360及びパイ プラッチイネーブル信号pcdenからの出力信号を使用す 3>;を出力する。

【0009】図3及び図4は、図1及び図2に示した多数の パイプラッチ回路及びパイプラッチ制御信号発生器を有 するウェーブパイプラインの動作を示すタイミング図で ある。第1読み出し動作で、グローバル入出力部のいず れか1つに含まれている入出力感知増幅器(IOSA)がタ ーンオンされてメモリセルブロックからのデータが伝達 される時、プリチャージ部によりプリチャージされるグ ローバル入出力ラインgio<;0>;、/gio<;0>;のいずれか1つ は、ハイレベルからローレベルに変わる。この場合、第 1スイッチ手段20は、パイプラッチ制御信号発生部150か らパイプラッチ制御信号pcd<;0>;によりターンオンされ

【0010】データが所定の時間の間、パイプラッチ回 路30に貯蔵されてから、グローバル入出力ラインプリチ ャージ信号gio#prechargeは、ローレベルで活性化さ れ、グローバル入出力ラインgio<;0>;、/gio<;0>;は、ハイ レベルにプリチャージされ、パスゲート制御信号発生部 330からのパスゲート信号pcdincは、プリチャージされ たグローバル入出力ラインgio<;0>;、/gio<;0>;に応答して ハイレベルとなり、ノードN30における信号は、ローレ ベルとなり、第1スイッチ手段20は、ノードN30における 信号及びパイプラッチイネーブル信号pcdenに応答して ハイレベルであるパイプラッチ制御信号pcd<;0>;によりデ ィセーブルされる。

【0011】一方、ノードN31における信号は、ハイレ

ベルであって、パイプラッチ制御信号pcd<;1>;は、ローレ ベルとなって第1スイッチ手段21がグローバル入出力ラ インgio<;0>;、/gio<;0>;、及びパイプラッチ回路31間にデ ータ経路を形成できる。パイプラッチ制御信号pcd<;1>; は、パイプラッチ制御信号pcd<;0>;がディセーブルされる ので、グローバル入出力ラインgio<;0>;、/gio<;0>;、及び パイプラッチ回路30間にデータ経路がターンオンされ、 グローバル入出力ラインgio<;0>;、/gio<;0>;、及びパイプ ラッチ回路31が同時にターンオフされるという事実に留 意すべきである。

か1つは、他の読み出し動作で選択され、セルデータが 前述した手順を介してパイプラッチ回路31に貯蔵され、 スイッチ手段21は、ハイレベルであるパイプラッチ制御 信号pcd<:1>:によりディセーブルされる。第3及び第4読み 出し動作は、パイプラッチ回路32、33の各々により実行 される。パイプラッチ回路30~33に貯蔵されたデータ は、パイプカウント信号pcnt<:0:3>:に応答して出力駆動 器131を介して出力される。

【0013】しかし、パイプラッチ回路を使用する前述 した読み出し動作は、入出力感知増幅器及びパイプラッ チ回路30~33間の距離が変わらないので、いくつかの欠 点を持っている。すなわち、パイプラッチラインから遠 るパイプラッチ制御信号pcd<;0>;、pcd<;1>;、pcd<;2>;、pcd<;<離れて位置したデータ入出力感知増幅器により伝達さ れたデータは、低伝送率及び狭い帯域幅を有するので、 入出力感知増幅器の位置によってデータス歪みが発生し 得る。このような歪みは、繰り返された読み出し動作で 発生する事もあり得るし、特に、高集積及び高速メモリ 素子で発生し得る。

> 【0014】さらに、高速動作に基づいて動作周波数が 速い場合、以前のデータ及び次のデータ間の時間間隔が さらに狭くなって、帯域幅がデータ歪みのため一定にな らないので、2つのデータが互いに干渉し得る。例え ば、グローバル入出力ラインがパイプラッチ回路から分 離される前に次の読み出し動作が発生する場合、誤って 読み出されたデータがパイプラッチ回路に貯蔵され得

[0015]

【発明が解決しようとする課題】したがって、本発明 は、高速で安定した読み出し動作を遂行する向上したメ モリ素子を提供することにその目的がある。

【0016】また、本発明は、データ歪み及び狭い帯域 幅によるエラーデータがSDRAMのパイプラッチ回路にラ ッチされることを防止可能なメモリ素子を提供すること にその目的がある。

[0017]

【課題を解決するための手段】上記目的を達成するた め、本発明は、グローバル入出力ラインを介して伝達さ れたメモリセルからのデータを貯蔵するする多数のパイ プラッチ回路、パイプ制御信号に応答して上記パイプラ

ッチ回路を上記グローバル入出力ラインに選択的に連結 するためのパイプ入力制御手段、及び上記パイプラッチ 回路と出力駆動器間のデータ経路を制御するためのパイ プカウント信号発生器を有するメモリ素子において、上 記パイプラッチ入力制御手段は、第1制御信号及びグロ ーバル入出力ライン信号を受信してパスゲート制御信号 を発生する第1制御信号と、上記第1制御信号及び上記パ スゲート制御信号を受信して多数の第1制御信号を発生 する第2制御信号発生部と、上記パスゲート制御信号を 受信して上記パスゲート制御信号及び上記パスゲート制 御信号の遅延信号を組合せて第3制御信号を発生する第3 制御信号発生部と、上記第1制御信号、多数の第2制御信 号及び上記第3制御信号を受信して上記パイプラッチ制 御信号を発生する第4制御信号発生部とを含んでなるメ モリ素子を提供する。

【0018】また、本発明は、グローバル入出力ライン を介して伝達されたメモリセルからのデータを貯蔵する。 する多数のパイプラッチ回路、パイプラッチ制御信号に 応答して上記グローバル入出力ラインに上記パイプラッ チ回路を選択的に連結するパイプラッチ入力制御器、及 び上記パイプラッチ回路及び出力駆動器間のデータ経路 を制御するパイプカウント信号発生器を有するメモリ素 子において、上記パイプラッチ入力制御器は、上記グロ ーバル入出力ラインから上記パイプラッチ回路まで完全 なデータ伝達を保障するために上記パイプラッチ制御信 号の動作マージンを増加させる手段を含んでなるメモリ 素子を提供する。

[.0019]

【発明の実施の形態】以下、添付した図面を参照して本 発明の望ましい一実施例を詳細に説明する。

【0020】図5は、本発明にかかるパイプラッチ制御 信号発生部のブロック図である。図5に示したように、 本発明にかかるパイプラッチ制御信号発生部150は、グ ローバル入出力ライン信号gio<;0:3>;、/gio<;0:3>;と、パ イプラッチイネーブル信号pcdenとを組合せてパスゲー ト信号pcdincを発生するパスゲート信号発生部530、パ スゲート信号pcdincに応答して図1のパイプラッチ回路3 0~33のいずれか1つを選択するためにパイプラッチ制 御信号pcd<;0>;、pcd<;1>;、pcd<;2>;、pcd<;3>;を発生するパハイレベルの信号を受信してローレベル信号を出力す プラッチ選択信号発生部550、パイプラッチイネーブル 信号pcden、及びパイプラッチディセーブル制御信号pcd ctrlを含む。

【0021】パイプラッチ選択信号発生部550は、第1回 路部560、第2回路部570、及びパイプラッチディセーブ ル制御部580を含む。第1回路部560は、パスゲート信号p cdincにより制御される第1パストランジスタP60、P61、 P62、P63、及びパスゲート信号pcdincの反転された信号 により制御される第2パストランジスタP70、P71、P72、 P73を含む。ノードN50~N53で、第1回路部560の出力信 号は、パイプラッチイネーブル信号pcdenと、第2パスト

ランジスタP70、P71、P72、P73からの出力信号を組合せ るラッチ及びバッファ回路により生成される。

【0022】第2回路部570は、第1回路部560からの出力 信号、パイプラッチイネーブル信号pcden、及びパイプ ラッチディセーブル制御信号pcdctrlをNANDしてパイプ ラッチ制御信号pcd<;0>;、pcd<;1>;、pcd<;2>;、pcd<;3>;を出力 する。

【0023】パイプラッチディセーブル制御部580は、 反転されたパスゲート信号/pcdincを発生させるための インバータINV50、多数のインバータIINV51、INV52、IN V53、INV54、及びキャパシタとしての多数のPMOSとNMOS トランジスタとを有する遅延部、遅延された信号及びイ ンバータINV50からの出力信号を受信するNANDゲートND5 0を含む。

【0024】図6は、本発明にかかるパイプラッチ制御 信号発生部の動作を示すタイミング図である。

【0025】もし、パイプラッチイネーブル信号pcden が第1読み出し動作が実行される前に、ローレベルに維 持されるならば、パイプラッチ選択信号発生部550のノ ードN50の信号は、ハイレベルとなり、ノードN51、N5 2、N53の他の信号は、ローレベルとなる。第1読み出し 動作が実行される時、ハイレベルで活性化されるパイプ ラッチイネーブル信号pcdenは、パイプラッチ選択信号 発生部550に印加されて第1パストランジスタP60からの 出力信号と組合わせられる。組合わせられた全ての信 号、ノードN50における信号及びパイプラッチディセー ブル制御信号pcdctrlは、ハイレベルとなる。したがっ て、パイプラッチ制御信号pcd<;0>;のみがローレベルとな

【0026】入出力感知増幅器のいずれか1つがターン オンされ、グローバル入出力ラインgio<;0>;、/gio<;0>;の いずれか1つがハイレベルからローレベルとなる時、パ スゲート信号pcdincは、ローレベルとなる。このローレ ベルを有するパスゲート信号pcdincは、パイプラッチデ ィセーブル制御部580に印加される。

【0027】一方、NANDゲートND50は、インバータINV5 0により反転されたハイレベルのパスゲート信号pcdin c、及びインバータとトランジスタとにより遅延された

【0028】パイプラッチディセーブル制御信号pedctr 1は、ハイレベルからローレベルになる時、第1スイッチ 手段20は、ハイレベルとなるパイプラッチ制御信号pcd<; ○;によりディセーブルされる。したがって、パイプラッ チ制御信号pcd<;0>;によりグローバル入出力ラインgio<;0 >;、/gio<;0>;、及びパイプラッチ回路間に形成されたデー 夕伝送時間は、パイプラッチディセーブル制御部580に おける遅延時間と同じである。すなわち、パイプラッチ イネーブル時間は、パイプラッチディセーブル制御部58 0における遅延時間により決定され、データをパイプラ

ッチ回路に伝達するのに充分な遅延時間は、最も遠くにある入出力感知増幅器に基づいて決定される。データ伝達は、グローバル入出力ラインgio<;の>;、/gio<;0>;のプリチャージに同期しないことに留意すべきである。すなわち、グローバル入出力ラインgio<;0>;、/gio<;0>;は、イネーブルされ、そのデータ伝達は、パイプラッチディセーブル制御部580により決定される遅延時間以後にディセーブルされる。所定の時間以後に、グローバル入出力ラインgio<;0>;、/gio<;0>;のいずれか1つは、ローレベルとなり、ローレベルで活性化されるグローバル入出力ラインプリチャージ信号gio_prechargeは、ローレベルにグローバル入出力ラインgio<;0>;をプリチャージする。

【0029】グローバル入出力ラインgio<;0>;、/gio<;0>;がハイレベルにプリチャージされる時、パイプラッチディセーブル制御部580から出力されるパスゲート信号pcdincがハイレベルとなって、ノードN51の信号及びパイプラッチディセーブル制御信号pcdctrlがハイレベルとなり、ノードN51の信号及びパイプラッチイネーブル信号pcdenに応答して、ローパイプラッチ制御信号pcd<;1>;がスイッチ手段21をイネーブルさせることとなる。伝達されたデータは、パイプカウント信号pcntに応答して出力駆動器131により出力される。

【0030】第2読み出し動作において、上述した方式で入出力感知増幅器のいずれか1つが活性化される時、パイプラッチ回路31~33がデータを貯蔵する。

【0031】本発明の技術思想は、上記の通り好ましい 実施例によって具体的に記述されたが、上記の実施例 は、その説明のためのものであって制限のためのもので はないことに留意されるべきである。また、本発明の技 術分野における通常の専門家であるならば、本発明の技 術思想の範囲内で種々の変更が可能であることを理解することができる。

[0032]

【発明の効果】上記したとおり、本発明にかかるパイプラッチディセーブル制御部を介するデータ伝送は、データが完全にロードされた後にパイプラッチ回路をディセーブルすることで、データ伝送により引き起こされる誤りを防止する。したがって、本発明は、データ歪みによりデータ帯域幅が不安定となることを防止してメモリ素子の信頼性を向上することが可能となる。

【図面の簡単な説明】

【図1】 セルデータを一時的に貯蔵する多数のパイプラッチ回路が並列に配置されたウェーブパイプラインのデータ出力パスを示すブロック図である。

【図2】 図1に示したパイプラッチ制御信号発生部を示すブロック図である。

【図3】 図1に示した多数のパイプラッチ回路を有するウェーブパイプラインの動作を示すタイミング図である。

【図4】 図2に示したパイプラッチ制御信号発生部の動作を示すタイミング図である。


【図5】 本発明にかかるパイプラッチ制御信号発生部を示すブロック図である。

【図6】 図5に示したパイプ制御信号発生部の動作を 示すタイミング図である。


【符号の説明】

و دِ ~ں دِ	ハイノフッケ四崎
150	パイプラッチ制御信号発生部
530	パスゲート制御信号発生部
550	パイプラッチ選択信号発生部


【図2】




【図1】




【図3】



【図4】



【図5】



【図6】

